Compact CMOS Wideband Instrumentation Amplifiers for Multi-Frequency Bioimpedance Measurement: A Design Procedure

Abstract

Se presenta el diseño de un amplificador de instrumentación (IA), basado en realimentación indirecta de corriente y adecuado para espectroscopia de bioimpedancia eléctrica. El IA consta de dos transconductores y una etapa sumadora, presentando un proceso de configuración en una sola etapa que permite ampliar el ancho de banda máximo alcanzable. Los transconductores se linealizan mediante degeneración resistiva de la fuente, mientras que el uso de super seguidores de fuente permite reducir los valores de las resistencias de degeneración de la fuente. Este hecho conduce a una disminución del ruido global y del área de silicio, lo que se traduce en una implementación compacta. También se proporciona un análisis exhaustivo de la solución propuesta, acompañado de un procedimiento de diseño y verificado mediante simulaciones eléctricas. Se diseñaron y fabricaron dos versiones del IA, a saber, una estructura de terminación única (SE) y otra pseudodiferencial (PD), se diseñaron y fabricaron utilizando tecnología CMOS de 180 nm para funcionar con una alimentación de 1,8 V. Los resultados experimentales, incluyendo un BW de 5,2 MHz/8,0 MHz, una CMRR superior a 72 dB/80 dB, un consumo de corriente DC continua de 139,0 A/219,3 A y un área de silicio de 0,0173 mm2/0,0291 mm2 para la implementación SE/PD, validan la idoneidad del enfoque.

The design of an instrumentation amplifier (IA), based on indirect current feedback and suited to electrical bioimpedance spectroscopy, is presented. The IA consists of two transconductors and a summing stage, featuring a single-stage configuration process that allows the maximum achievable bandwidth to be extended. The transconductors are linearized by means of resistive source degeneration, whereas the use of super source followers allows a reduction in the values of the source degeneration resistors. This fact leads to a decrease in the overall noise and the silicon area, thus resulting in a compact implementation. A thorough analysis of the proposed solution, accompanied by a design procedure and verified by means of electrical simulations, is also provided. Two versions of the IA, i.e., a single-ended (SE) and a pseudo-differential (PD) structure, were designed and fabricated using 180 nm CMOS technology to operate with a 1.8 V supply. The experimental results, including a BW of 5.2 MHz/8.0 MHz, a CMRR higher than 72 dB/80 dB, a DC current consumption of 139.0 A/219.3 A and a silicon area equal to 0.0173 mm2/0.0291 mm2 for the SE/PD implementation, validate the suitability of the approach